PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-222954

(43) Date of publication of application: 14.12.1984

(51)Int.Cl.

H01L 25/08 H01L 21/88 H01L 23/48

H01L 23/52

(21)Application number: 58-095729

(71)Applicant : HITACHI LTD

(22)Date of filing:


01.06.1983

(72)Inventor: KETSUSAKO MITSUNORI

(54) LAMINATED SEMICONDUCTOR INTEGRATED CIRCUIT AND MANUFACTURE THERROF (57) Abstract:

PURPOSE: To enable to reduce the chip—to—chip wiring length and to contrive to enhance the mounting density by a method wherein the connection parts of active substrates are constituted of solder pads and interposing solder layers, which respectively oppose to each other, and a penetrating hole, whose inner surface has been coated with an insulating film and a conductive film, is provided on at least one side of the solder pads.

CONSTITUTION: Groups of elements have been provided in the surfaces of chips 31 and 31' by selectively performing a doping and chip penetrating holes 32 and 32', etc., have been provided piercing through parts of the groups. Insulating films 33 and 33', such as an oxide film, etc., have been provided at the surfaces of the penetrating holes 32 and 32', and moreover, conductive coatings 34 and 34', which are provided at the upper parts thereof, and the substrates have been electrically separated. Solder bumps 35 and 35', which are used for connection with other chips, have been formed at the upper parts of wiring layers and



the bump 35' of the lower chip has been provided opposite right to the bonding pad 34 having been extendedly provided from the opening part of the upper chip.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

BEST AVAILABLE COF'.

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

19 日本国特許庁 (JP)

①特許出顧公開

@公開特許公報(A)

昭59—222954

⊕Int. Cl.³	識別記号	庁内整理替号	の公開 昭	昭和59年(1984)12月14日			
H 01 L 25/08		7638—5 F					
21/88		6810-5 F	発明の数	2			
23/48		6732—5 F	客查請求	未請求			
23/52		6428-5 F					
					(全	3	頁)

の積層半導体集積回路およびその製法

地株式会社日立製作所中央研究

所内

闡 昭58—95729

切出 顋 人 株式会社日立製作所

②出 顧 昭58(1983)6月1日

创特

東京都千代田区神田駿河台4丁

目6番地

の発 明 者 蕨迫光紀 国分寺市東恋ヶ窪1丁目280番

四代 理 人 弁理士 高橋明夫

外1名

明 網 翌

弥査課水の範囲

- 1. 半導体基板の少くとも一定面上に素予許が形成された能動装板を少くとも2以上級無して取る級機関路において、該能動装板の接続部は対向する半田パッド及び介在半田層により翻旋され、かつ級半田パッドの少くとも一方に内面が給輸収及び導電額により被覆された負換孔を有することを俯伐とする数衡半準体級機局略。
- 3. 半導休器板の一主面に単田パッド及び単田パッド及び単田パッドを有し、他の主面に内面が絶縁限及び導電 酸化より被覆された貫通孔を設けた単田受容パッドを有する能動器板を製成援業とし、上記機 成の基板を単位として複数積層して成る熔飾消 水砂船崩縮が収縮使用。
- 3. 単田パンプの半日層の高さは能動務板の平地 度より大であり、かつ貫通孔の内容器は上記単

田暦の体領より大である知く形成された能動器 板を用いることを特徴とする特許部次の範囲路 2 項記載の機幅半線体集験回路の製法。

4。能動器板の積度を放圧環境下での加熱化より 行をう等許請求の類翻第2項記載の積度準認体 無数回路の製定。

発明の詳細な説明

【男弟の利用分野】

本発明な学場体条後回路テップを積層して成る 学時体集款回路かよびその製法に係る。

(影明の背景)

塩子計算機のような高配な電子回路システムは 能来学導体高密度集積回路(LSI)のパッケージ を単位とし、これが多数、ブリント配原基板上に 配列され実装されて構成されていた。さらに進ん だシステムでは、第1器に例示する如き 森チップ モジュールを構成し、配銀長を組縮して無数医の 向上を図るとともに配線程延を短縮して高速化が 図られていた。第1器に示す後サンプモジュール では、各LSIチンプ11、111、111 は器

特別略59-222954(2)

子刷し2を下向を比し、チンプの局容部に設けられたボンデイングパッド13を、多層配似も多く ック基板14の上化設けられたボンデイングパッ ド15だ対向させ、公知のフェースダウンボンデ イング技術により景視されている。

この複チツブモジュールでは、ポンディングの ための縁頭は不要であり、各チツブは半田により 多層配御養根に固定され、契長器度、システムの 低級性特多くの利点が実現されていた。

しかし、従来の実装法は、完成したチップから 出記してかり、ポンデイングパンドは各チップの 周離部のみに設けられ、チップ間の接続は多層配 観塞板を介しての今実際されていたため、配益長 の組織にも限界があつた。

(発明の目的)

• •

• • •

本既明は、かかる従来突襲技術の限界を悶えて ナップ関配級長の短離を可能とし、さらに高い裏 要徴度を実現する新規な集後回路及びその製造方 法を提供するととを目的とする。

[発明の概要]

が設けられており、その一部にはテップ貫通孔 32,32′等が設けられている。貫通孔32, 32′の表面は酸化餌等による絶縁以33,33′ が殴けられ、さらにその上部に設けられる導電性 被戦34,84′と数板とを他気的に分離している。

配線層の上部には他のサップとの繋機に用いられる学田パンプ85、85′が形成されており、下層チップのパンプ85′は上層テップの開孔部から低在するメンティングパッド34に正対して設けられている。

第8四代示した製造は第4図の如き回路と対応してやり、テップを接続することにより、瞬即回路の一部が構成される。との論理四路の入力の一部、例えば点には、さらに上層のテップの出力が受けられる製造となつており、チップ間に重る配録が第1回に示すようを外部配離体を隠いる場合に比べ返録されるのが理解できょう。

との異類例に示される学田パンプの大きさは、 20μm係極度であり、これは多層配験の過され 本発明は、基本的には第2図に示す如き、チンプ数層による高密度実践技術に係る。第2図で例示した機成では、チンブ21,211 , 214 等の片面に基子群の形成された層22.221 , 224 等が設けられ、ボ子層22の上に設けられたボンデイングパンド23と、テンブ211 の最高に設けられたボンデイングパンド24とが接続され、順次チンブが積度・登続されて基度25にマウントされている。め除基板25は第1図に示した如き多層配根業板でもつて良く、また、程層は基板上の複数の位置でなされて差しつかえない。

本気朝により張暦構造を構成するためにはチップの表面に形成した素子と、チップ級面に形成した素子と、チップ級面に形成したポンディングパッドとを根依するためのチップ 質過配線と、テップ同士を破磋するための方法が 必要であり、以下実施例に従つてとれを説明する。 [発明の実施例]

第3回は本発明によるチップ変統を行なり直前 の扱続部務予附面の一例である。チップ31±上 び811の役両には選択ドーピングにより紀子群

たチップに存在する凹凸段遊より十分大きく、またチップの反りを考慮しても、単田の唐鮮時には チップ上の全パンプがそれぞれ刘病するポンディ ングパンドに要効できる。

チップの数紙は半田の溶解温度での熟圧液化とり、現場される。との場合、ポンディングパッドが配生だれると、各ポンディングパッドの高低差により、半田のボンディングパッドからの圧ししたよる短線が生ずることがあり、特にポンディングパッドの数が多い場合には銀銀子の少のスツドがながられた黄油孔は、チップ接続に必要である。する以外の半田を貫通孔内に吸収するため、圧むめた半田がポンディングパッドよりはみはるとが必要であり、また、貫通孔の内容積が、半田パンプの企業よりも大なくなければならない。

[発明の粉果]

以上説明した如く、本発明によれば、多故のナ

ップを敬馨して與菜素度を飛躍的に向上させると とができる他、従来のケップ湖岸部にのみポンデ イングパッドを繋げたフェースダウンポンデイン が広に比べて、テップ内の領域化多級の接続点を 設けることが可能となり、また、配録長を短縮で きるため、総合的なシステム減度を向上させると とができる。

また、上記炎前例では簡単なMOS壁来子を用いて説明したが、各チンプの測覚形を変えて相前形の構成としたり、また、センサチップ、胸障テンプ、メモリチップ等チップ保に異なる微能を有するものを裁屈し、高麗の複合処理を実施することも可能である。

図面の簡単な説明

第1 的は従来の様チップモジェールの断額帰途を示す疾式的、第2 的は本発明の概念を示す紙面 確定図、能3 関は本発明の一実態例を示す系統部の妻子順の形、第4 図はこれに対応する等無回路 を示す器である。

21、21′ …チンプ、22、22′ …然子版、

\$\$###59-222954(S)

23…最面ポンデイングパッド、24…裏箔ポン デイングパッド、31,811…テンプ、32,

821…貫通孔、85,861…半田パンプ。

代戀人 弁理士 高線與內



